min/ucl_project_y3 @ 8bed2643a034a53093064771f4aac76399c3df10

Min d08b734f01 Updates to project and working RISC		пре 6 година
..
adder.sv	da8d165f2b OISC WIP	пре 6 година
alu.sv	d08b734f01 Updates to project and working RISC	пре 6 година
clk_div.sv	765071d73f Testiug UART	пре 6 година
debug.sv	9fca4d2aa7 Memory update	пре 6 година
fifo.v	9d5c8e7121 Project restructure	пре 6 година
memory.sv	444de8d425 Improved RAM simulaiton	пре 6 година
ram.sv	ca0dd6fd98 minor changes	пре 6 година
reg_file.sv	b346abb6a3 Big project update	пре 6 година
rom.sv	d08b734f01 Updates to project and working RISC	пре 6 година
sdram_control.sv	9d5c8e7121 Project restructure	пре 6 година
uart.md	765071d73f Testiug UART	пре 6 година
uart.v	765071d73f Testiug UART	пре 6 година