Inicio Explorar Axuda
Iniciar sesión
min
/
ucl_project_y3
Seguir 1
Destacar 0
Fork 0
Ficheiros Incidencias 0 Pull Requests 0 Wiki
Árbore: 8bed2643a0
Ramas Etiquetas
ucl_project_y3
/
src
/
blocks
Min d08b734f01 Updates to project and working RISC %!s(int64=5) %!d(string=hai) anos
..
adder.sv da8d165f2b OISC WIP %!s(int64=6) %!d(string=hai) anos
alu.sv d08b734f01 Updates to project and working RISC %!s(int64=5) %!d(string=hai) anos
clk_div.sv 765071d73f Testiug UART %!s(int64=6) %!d(string=hai) anos
debug.sv 9fca4d2aa7 Memory update %!s(int64=5) %!d(string=hai) anos
fifo.v 9d5c8e7121 Project restructure %!s(int64=6) %!d(string=hai) anos
memory.sv 444de8d425 Improved RAM simulaiton %!s(int64=6) %!d(string=hai) anos
ram.sv ca0dd6fd98 minor changes %!s(int64=5) %!d(string=hai) anos
reg_file.sv b346abb6a3 Big project update %!s(int64=6) %!d(string=hai) anos
rom.sv d08b734f01 Updates to project and working RISC %!s(int64=5) %!d(string=hai) anos
sdram_control.sv 9d5c8e7121 Project restructure %!s(int64=6) %!d(string=hai) anos
uart.md 765071d73f Testiug UART %!s(int64=6) %!d(string=hai) anos
uart.v 765071d73f Testiug UART %!s(int64=6) %!d(string=hai) anos